SH3高级单片机原理及应用

1 (p1): 第1章 SH-3结构概述
1 (p1-2): 1．1 SuperH系列
4 (p1-3): 1．2 RISC结构特点
6 (p1-4): 1．3 结构框图
8 (p1-5): 1．4 引脚功能说明
12 (p2): 第2章 CPU和指令系统
12 (p2-2): 2．1 寄存器
12 (p2-3): 2．1．1 寄存器分类
12 (p2-4): 2．1．2 系统寄存器
14 (p2-5): 2．1．3 控制寄存器
14 (p2-6): 2．2 处理器状态和工作方式
16 (p2-7): 2．4 寻址方式
16 (p2-8): 2．3 数据格式
18 (p2-9): 2．5 指令系统
18 (p2-10): 2．5．1 指令系统分类
20 (p2-11): 2．5．2 指令格式
20 (p2-12): 2．5．3 数据传送指令
22 (p2-13): 2．5．4 算术运算指令
26 (p2-14): 2．5．5 逻辑操作指令
27 (p2-15): 2．5．6 移位指令
27 (p2-16): 2．5．7 分支转移指令
28 (p2-17): 2．5．8 系统控制指令
32 (p3): 第3章 SH系列交叉汇编
32 (p3-2): 3．1 概述
33 (p3-3): 3．2．4 字符串
33 (p3-4): 3．2．2 常数
33 (p3-5): 3．2．3 表达式
33 (p3-6): 3．2 程序的元素
33 (p3-7): 3．2．1 语句
34 (p3-8): 3．3 基本的编程构件
35 (p3-9): 3．3．1 段
36 (p3-10): 3．3．2 符号
37 (p3-11): 3．4 汇编指令
37 (p3-12): 3．4．1 概述
37 (p3-13): 3．4．2 CPU类型指令
37 (p3-14): 3．4．3 段和定位指令
39 (p3-15): 3．4．4 符号处理指令
40 (p3-16): 3．4．5 数据和数据区保存指令
44 (p3-17): 3．4．6 外部数据定义指令
45 (p3-18): 3．4．7 目标模块指令
46 (p3-19): 3．4．8 汇编清单指令
48 (p3-20): 3．4．10 文件包含指令
48 (p3-21): 3．4．9 其它指令
49 (p3-22): 3．5 宏汇编指令
49 (p3-23): 3．5．1 宏汇编定义和调用
50 (p3-24): 3．5．2 宏汇编指令
52 (p4): 第4章 异常处理
52 (p4-2): 4．1 概述
52 (p4-3): 4．2 异常处理功能
52 (p4-4): 4．2．1 异常处理流程
52 (p4-5): 4．2．2 异常处理向量
53 (p4-6): 4．2．3 异常事件的接收
54 (p4-7): 4．2．4 异常码和异常事件寄存器
54 (p4-8): 4．2．5 异常请求屏蔽和异常返回
54 (p4-9): 4．3 异常处理操作
54 (p4-10): 4．3．1 复位
56 (p4-11): 4．3．3 普通异常
56 (p4-12): 4．3．2 中断
60 (p5): 第5章 中断
60 (p5-2): 5．1 概述
61 (p5-3): 5．2 中断源
63 (p5-4): 5．3 中断控制寄存器
63 (p5-5): 5．4 中断操作
66 (p6): 第6章 用户断点控制器
66 (p6-2): 6．1 概述
67 (p6-3): 6．2 寄存器的功能
67 (p6-4): 6．2．1 断点地址寄存器BARA和BARB
68 (p6-5): 6．2．2 ASID断点寄存器BASRA和BASRB
68 (p6-6): 6．2．3 断点地址屏蔽寄存器BAMRA和BAMRB
69 (p6-7): 6．2．4 总线周期断点寄存器BBRA和BBRB
69 (p6-8): 6．2．5 数据断点寄存器BDRB和数据屏蔽寄存器BDMRB
70 (p6-9): 6．2．6 断点控制寄存器BRCR
71 (p6-10): 6．3 用户断点操作
71 (p6-11): 6．3．1 用户断点操作流程
71 (p6-12): 6．3．2 取指周期断点
72 (p6-13): 6．3．3 数据访问周期断点
72 (p6-14): 6．3．4 应用举例
76 (p7): 第7章 时钟振荡电路和监视时钟WDT
76 (p7-2): 7．1 概述
76 (p7-3): 7．2 时钟脉冲发生器
78 (p7-4): 7．3 时钟操作方式
80 (p7-5): 7．4 CPG的频率控制寄存器FQCR
81 (p7-6): 7．5 时钟脉冲发生器使用
81 (p7-7): 7．5．1 频率改变
82…